面向多频段锁相环的扩展范围分频器技术 | MDPI JLPEA

本文针对多频段锁相环(PLL)的需求，提出了一种新型扩展范围多模分频器(ER-MMD)技术，旨在解决多频段时钟系统的分频范围与功耗效率矛盾。研究团队开发了基于多路复用器(MUX)的模块化分频架构，通过创新性地组合传统2/3分频单元，在维持原有结构简洁性的基础上实现分频范围扩展。该设计采用真实单相时钟(TSPC)逻辑构建分频单元，通过动态逻辑优化显著降低功耗。实测数据显示，在65 nm CMOS工艺下，分频器在-40 °C至85 °C温度范围和±10%电压波动中保持稳定。集成该ER-MMD的双频段PLL系统已通过IRNSS应用验证，为多模导航接收机、软件定义无线电等场景提供了可靠的时钟解决方案。